(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-111377

(43)公開日 平成8年(1996)4月30日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

· 技術表示箇所

HO1L 21/06

21/8232 21/28

G

H01L 27/06

21/90

· N

審査請求 未請求 請求項の数11 OL (全 18 頁) 最終頁に続く

(21)出願番号

(22)出顧日

特顯平6-246299

平成6年(1994)10月12日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 奥 友希

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社光・マイクロ波デバイス開発研究

所内

(72)発明者 笠井 信之

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社光・マイクロ波デバイス開発研究

所内


(74)代理人 弁理士 早瀬 嶽一

(54) 【発明の名称】 集積回路、及びその製造方法

(57) 【要約】

・【目的】 集積回路を、小型化及び大容量化、さらに、 高精度化するとともに、このような集積回路を製造でき る製造方法を得ることを目的とする。

・【構成】 化合物半導体基板に基板凹部21を形成する 工程と、MIMキャパシタ51を基板凹部21の低面に 形成する工程と、MIMキャパシタ51と、化合物半導 体基板上の所要の領域以外とをレジスト38で被う工程 と、レジスト38の上と上記所要の領域の上とに電極材 料を被着して、化合物半導体トランジスタ50のゲート 電極11を形成する工程とを含むものである。



20

1

・【特許請求の範囲】

·【請求項1】 受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路を製造する方法において、

高段な部分と低段な部分とを有する上記基板を形成する 工程と、

上記受動素子または能動素子を上記基板の低段な部分に 形成する工程と、

上記受動素子または能動素子と上記基板上とをレジスト で被う工程と、

該レジストのうちの上記高段な部分の所要の領域を被う 部分を除去して上記レジストを上記トランジスタの電極 パターンを有するようパターニングする工程と、

上記パターニングされた上記レジスト上と上記所要の領域上とに電極材料を被着し、そののち、リフトオフにより上記レジストと上記レジスト上の上記電極部材とを除去して上記所要の領域の上に上記電極を形成する工程とを含むことを特徴とする集積回路の製造方法。

·(請求項2) 受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、 上記基板が高段な部分と低段な部分とを有し、

上記受動素子または能動素子が上記低段な部分に設けられ、

上記トランジスタが上記高段な部分に設けられていることを特徴とする集積回路。

· (請求項3) 請求項2に記載の集積回路において、 上記低段な部分からの上記受動素子または能動素子の高 さが、上記低段な部分からの上記トランジスタの高さ以 下であることを特徴とする集積回路。

·【請求項4】 受動素子または能動素子と、トランジス 30 タとを基板上に集積形成している集積回路を製造する方法において、

上記受動素子または能動素子を上記基板上に形成する工程と、

上記受動素子または能動素子を形成したのちに上記トラシジスタを上記基板上に形成する工程とを含むことを特徴とする集積回路の製造方法。

·【請求項5】 請求項4に記載の集積回路の製造方法において、

上記受動素子または能動素子を上記基板上に形成する上 40 記工程は、上記基板表面の同一領域の上に第1ないし第 n (nは1以上の任意の整数)の膜状体をこの順序で積 層し、そののち、上記各膜状体の上記基板上の所要の領域上に形成された部分以外を除去して上記所要の領域上に上記受動素子または能動素子を形成するものであり、上記受動素子または能動素子を形成したのちに上記トランジスタを上記基板上に形成する上記工程は、上記所要の領域以外の上記基板上の領域に上記トランジスタを形成するものであることを特徴とする集積回路の製造方法。 50

2

·【請求項6】 請求項4に記載の集積回路の製造方法において、

上記受動素子または能動素子を上記基板上に形成する上 記工程は、上記受動素子または能動素子を第1の温度で 上記基板上に形成するものであり、

上記受動素子または能動素子を形成したのちに上記トラシジスタを上記基板上に形成する上記工程は、上記トラシジスタを第1の温度以下の第2の温度で上記基板に形成するものであることを特徴とする集積回路の製造方法

【請求項7】 受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、上記受動素子または能動素子がキャパシタであり、該キャパシタの誘電体が、上記トランジスタ形成時の温度よりも高温で上記基板上に形成された、BaSrTiO3, SrTiO3; またはTaOからなるものであることを特徴とする集積回路。

【請求項8】 受動素子または能動素子と、トランジス タとを基板上に集積形成している集積回路を製造する方 法において、

その上端に薄膜状の電極を有する上記受動素子または能 動素子を上記基板上に形成する工程と、

上記受動素子または能動素子と上記基板上とをレジスト で被う工程と、

該レジストのうちの上記基板の所要の領域を被う部分を 除去して上記レジストを上記トランジスタの電極パター シを有するようパターニングする工程と、

上記パターニングされた上記レジスト上と上記所要の領域上とに電極材料を被着し、そののち、リフトオフにより上記基板から上記レジストと上記レジスト上の上記電極部材とを除去して上記所要の領域上に上記トランジスタの電極を形成する工程と、

上記リフトオフののち上記薄膜状の電極の厚さ以上の厚 さの金属部材を上記薄膜状の電極上に形成する工程とを 含むことを特徴とする集積回路の製造方法。

·【請求項9】 請求項8に記載の集積回路の製造方法において、

上記受動素子または能動素子が、その上端に薄膜状の電 極を有するキャパシタであり、

・上記金属部材の厚さが上記薄膜状の電極の厚さ以上であり、かつ、上記キャパシタのRF損失を所定の値以下とする厚さであることを特徴とする集積回路の製造方法。 ・【請求項10】 受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、上記受動素子または能動素子は、その上端に薄膜状の電極を有するものであり、

上記電極上に上記電極の厚さ以上の厚さの金属部材が設 けられていることを特徴とする集積回路。

・【請求項11】 請求項10に記載の集積回路におい

50 て、

上記受動素子または能動素子が、その上端に薄膜状の電 極を有するキャパシタであり、

上記金属部材の厚さが上記薄膜状の電極の厚さ以上であり、かつ、上記キャパシタのRF損失を所定の値以下とする厚さであることを特徴とする集積回路。

・【発明の詳細な説明】

 $\cdot [0001]$

・【産業上の利用分野】本発明は、受動素子または能動素子と、トランジスタとを基板上に集積形成しているマイクロモノリシック集積回路,及びその製造方法に関するものである。

-[0002]

【従来の技術】図7,図9(f)は、例えば、N.Ayaki, et al., Proc. 1988 GaAs IC Symposium, P101~104に 掲載されている従来の集積回路(IC)を示す断面図であり、この集積回路は、モノリシックマイクロ波集積回路(MMIC (Monolithic Microwave IC))である。そして、このモノリシックマイクロ波集積回路は、MIM (Metal-Insulator-Metal)キャパシタと化合物半導体トランジスタとを、化合物半導体(GaAs)基板上に集 20 積形成したものである。

·【0003】図7,図9(f)において、1 bは化合物半導体基板(GaAs基板)、20は化合物半導体基板1 bに形成された基板凹部、10a及び10bは、AuGe/Ni/Auよりなるオーミック電極、11はTi/Al/Moよりなるゲート電極である。また、23はTi/Mo/Ti/Au/Moよりなる下部金属、40は誘電体薄膜(SiN膜)、14dはTi/Auよりなる上部金属である。さらに、14a,14b,14c,14eはTi/Auよりなる配線金属、120,150はパッシベーション膜(SiON膜)、160はTi/Auよりなる給電層金属、170はAuよりなるエアブリッジ、140a,140b,141c,142c,140d,140eはコンタクトホールである。

·【0004】このように、化合物半導体基板1b上において、ゲート電極11及び、オーミック電極10aとオーミック電極10bが形成されて、化合物半導体トランジスタ50が構成されている。

・【0005】また、下部金属23及び上部金属14d と、誘電体薄膜40とにより、MIMキャパシタ52が 40 構成されている。ここで、上部金属14dは、MIMキャパシタ52の上部電極であるとともに、MIMキャパシタ52の引出し配線となっている。そして、このMIMキャパシタ52は、上記化合物半導体トランジスタ50に対して高段差となっている。

・【0006】ところで、モノリシックマイクロ波集積回路で用いられるMIMキャパシタ52には、以下の点が要求される。即ち、①マイクロ波帯で使用したときのRF損失が小さいこと、②RF電圧に対して十分な信頼性・(寿命)を有し絶縁破壊に至らないこと等が要求され

4

る。

・【0007】まず、①の要求を満たすため、下部金属23,配線金属14の膜厚は、十分に厚くなっており、例えば、モノリシックマイクロ波集積回路のマイクロ波が、10GH2の場合には、それぞれ、2500オングストローム以上の膜厚が用いられている。

【0008】又、②の要求を満たすために、MIMキャ パシタ52の上部電極(配線金属14)からの配線の引 出しは、上記のエアブリッジ170で行なわれ、下部金 属23のパターンエッジでの電界集中を防止している。 さらに、誘電体薄膜40には、電気的に劣化の少ないS iN膜が用いられている。例えば、絶縁耐圧100V以 上を得る場合、SiN膜は、その膜厚を1500オング ストローム以上にすればよい。このSiN膜の使用によ り、このMIMキャパシタ52は、上記の②の条件の場 合、400pf/mm2の容量を有することになる。 ・【0009】次に従来のモノリシックマイクロ波集積回 路の製造方法を説明する。従来のモノリシックマイクロ 波集積回路の製造方法では、化合物半導体トランジスタ 50を先に作製してから、MIMキャパシタ51を作製 するようにしており、以下において、その詳細を図8 (a) ~(f) と図9(a) ~(f) とに示す各断面図を用いて 説明する。

・【0010】まず、図8(a)に示すように、化合物半導体基板1c上に、蒸着リフトオフによりオーミック電極10a,10bを形成したのち、図8(b)に示すように、レジスト90を化合物半導体基板1c上に形成する。そののち、図8(c)に示すように、化合物半導体基板1cにエッチングを行ない基板凹部20を形成する。これにより、基板凹部20を有する化合物半導体基板1bが形成される。さらに、このような化合物半導体基板1b上に、TiとAlとMoとを順次蒸着して、金属膜・(Ti/Al/Mo)110をレジスト90上に形成するとともに、ゲート電極11を基板凹部20上に形成する。この結果、化合物半導体トランジスタ50が、化合物半導体基板1bに作製される。

・【0011】そののち、図8(d) に示すように、金属膜 110とともにレジスト90をリフトオフして、化合物 半導体基板1b上から除去し、図8(e) に示すように、 40 レジスト90をリフトオフした化合物半導体基板1b上に、パッシベーション膜121を被着したのち、図8(f) に示すように、パッシベーション膜121上にレジスト30を形成 する。このような化合物半導体基板1b上に、Ti、Mo、Ti、Au、Moを順次蒸着して、図9(a)に示すように、レジスト30上に金属膜(Ti/Mo/Ti/Au/Mo)230を形成するとともに、パッシベーション膜121上に下部金属23を形成する。そして、図9(b) に示すように、金属膜230とともにレジスト30をリフトオフしてから、図9(c) に示すように、パッ

シベーション膜121上と下部金属23上とに誘電体薄 膜41を被着する。こののち、オーミック電極10a上 とオーミック電極10b上、さらに、ゲート電極11上 から、パッシベーション膜121と誘電体薄膜41とを 除去して、コンタクトホール140a, 140b, 14 1c, 142cを形成する。これにより、図9(d) に示 すように、パッシベーション膜120と誘電体薄膜40 とが形成される。さらに、各コンタクトホール形成後、 誘電体薄膜40上に配線金属14a,14b,14c, 14 e と、上部金属14 d とを形成するとともに、配線 10 金属14a,14b,14cの一部を、コンタクトホー ル140a, 140b, 141c, 142c内に形成す る。この結果、図9(d)の如く、オーミック電極10 a, 10bとゲート電極11、さらに、下部金属23 が、配線金属14a, 14b, 14cに接続されるとと もに、MIMキャパシタ52が化合物半導体基板1b上 に作製される。

・【0012】そして、図9(e)に示すように、誘電体薄膜40の表面の一部と、配線金属14a,14b,14 cの表面と、上部金属14dの表面とに、パッシベーション膜151を形成する。パッシベーション膜151を形成後、上部金属14d上と配線金属14e上とのパッシベーション膜151の一部を除去して、コンタクトホール140d,140eが設けられたパッシベーション膜150が形成される。これにより、コンタクトホール140d,140eが設けられたパッシベーション膜150が形成される。そののち、給電層金属160で、上部金属14dと配線金属14eとを接続し、さらに、給電層金属160にエアブリッジ170を設けて、図9(f)に示すモノリシックマイクロ波集積回路を形成する。

$\{0013\}$

【発明が解決しようとする課題】従来のマイクロモノリシック集積回路、また、その製造方法では、以上のように構成されているので、回路をより高集積化して形成するために上記MIMキャパシタ52のさらなる高性能化を図る場合、以下の問題がある。

*【0014】従来の製造方法では、リフトオフ工程、レジスト除去などの工程を経た後に上記下部金属23を形成し、その後、上記誘電体薄膜40を形成する。この際、リフトオフ工程、レジスト除去などの工程の際の異りなどにある絶縁をではならず、その絶縁耐圧を十分に大きくしなくではならず、その絶縁耐圧を、MIMキャパシタ52のRF電圧を10〜20V得た場合、RF電圧が10〜20Vにもかかわらず、誘電体薄膜40の絶縁耐圧を100V以上にもしない。場ることを目的とする。場面できるマイクロモルが、誘電体薄膜40の絶縁耐圧を100V以上にもしない。場合によりも十分に大きくしなければならない。例えば、誘電体薄膜40の原さを1500イングストローム以上にして、MIMキャパシタ52のRF電圧を10〜20V得た場合、RF電圧が10〜20Vにもかかわらず、誘電体薄膜40の絶縁耐圧を100V以上にもしない。場合ことを目的とする。場合ことを目的とする。場面を表現する。場面を表現する。場面を表現する。場面を表現する。

6

くてはならない。このため、誘電体薄膜40の膜厚が大きくなってしまい、MIMキャパシタ52のさらなる高性能化が困難であるという問題がある。

·【0015】なお、図10(a)~(c)の断面図に示す集 積回路の製造方法のように、化合物半導体トランジスタ 50の形成後、下部金属膜23aと誘電体薄膜41とを 連続して被着し、さらに、これらの不要部分をエッチン グで除去すれば、誘電体薄膜40の厚さを小さくできる と考えられる。ところが、この方法を用いると、パッシ ベーション膜121から下部金属膜23aを除去した際 に、下部金属膜23aの一部が除去されきれずに、化合 物半導体トランジスタ50のゲート電極11などの段差 部に残ってしまう。このように、上記段差部に残ってし まった不要な金属は、配線ショートの原因になるばかり でなく浮遊容量の発生原因となるため、この方法は、マ イクロ波回路では使用できない。また、パッシベーショ シ膜121を平坦化しておいてから、その上に誘電体薄 膜41を被着すれば、上記不要な金属を残さずに、パッ シベーション膜121から下部金属23を除去すること が可能であるが、この場合、パッシベーション膜121 を厚くする必要があり、結局、回路を大きくするばかり か、寄生容量の増加につながりマイクロ波回路には用い られなくなってしまう。

・【0017】本発明は、上述のような問題を解消するためになされたもので、受動素子または能動素子内への異物の混入を防くことができ、受動素子または能動素子の単位面積当たりの容量を増大できる集積回路の製造方法を得ることを目的とする。また、本発明は、トランジスタの電極を正確に作製できる集積回路の製造方法を得ることを目的とする。

·【0018】さらに、本発明は、上記受動素子または能動素子を、同一基板上のトランジスタの耐熱温度以上の温度で作製でき、受動素子または能動素子の単位面積当たりの容量を増大できる集積回路の製造方法を得ることを目的とする。

・【0019】また、本発明は、基板上に、受動素子または能動素子をトランジスタより先に作製しても、受動素子または能動素子と、トランジスタとを高性能化することのできるマイクロモノリシック集積回路の製造方法を得ることを目的とする。

7

·【0020】さらに、本発明は、受動素子または能動素子とトランジスタとの段差を、縮小または無くすことができる集積回路を得ることを目的とする。また、本発明は、受動素子または能動素子の容量を増大することのできる集積回路を得ることを目的とする。

 $\cdot [0021]$

【課題を解決するための手段】本発明にかかる集積回路の製造方法(請求項1)は、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路を製造する方法において、高段な部分と低段な部分とを有する上記基板を形成する工程と、上記受動素子または能動素子を上記基板の低段な部分に形成する工程と、上記受動素子または能動素子と上記基板上とをレジストで被う工程と、該レジストのうちの上記をおける上記とをいまれた上記レジストを上記が多って発と、上記パターニングされた上記レジストとと上記所要の領域上とに電極材料を被着し、そののち、リフトオフにより上記レジストと上記レジスト上の上記電極を形成する工程とを含むことを特徴とするものである。

・【0022】本発明にかかる集積回路(請求項2)は、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、上記基板が高段な部分と低段な部分とを有し、上記受動素子または能動素子が上記低段な部分に設けられ、上記トランジスタが上記高段な部分に設けられていることを特徴とするものである。

·【0023】本発明にかかる集積回路(請求項3)は、 上記集積回路(請求項2)において、上記低段な部分からの上記受動素子または能動素子の高さが、上記低段な 部分からの上記トランジスタの高さ以下であることを特 徴とするものである。

・【0024】本発明にかかる集積回路の製造方法(請求項4)は、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路を製造する方法において、上記受動素子または能動素子を上記基板上に形成する工程と、上記受動素子または能動素子を形成したのちに上記トランジスタを上記基板上に形成する工程とを含むことを特徴とするものである。

・【0025】本発明にかかる集積回路の製造方法(請求項5)は、上記集積回路の上記製造方法(請求項4)において、上記受動素子または能動素子を上記基板上に形成する上記工程は、上記基板表面の同一領域の上に第1ないし第n(nは1以上の任意の整数)の膜状体をこの順序で積層し、そののち、上記各膜状体の上記基板上の所要の領域上に形成された部分以外を除去して上記基の所要の領域上に上記受動素子または能動素子を形成するものであり、上記受動素子または能動素子を形成したのちに上記トランジスタを上記基板上に形成する上記工程は、

8

上記所要の領域以外の上記基板上の領域に上記トランジ スタを形成するものであることを特徴とするものであ る。

·【0026】本発明にかかる集積回路の製造方法(請求項4)に 項6)は、上記集積回路の上記製造方法(請求項4)に おいて、上記受動素子または能動素子を上記基板上に形 成する上記工程は、上記受動素子または能動素子を第1 の温度で上記基板上に形成するものであり、上記受動素 子または能動素子を形成したのちに上記トランジスタを 上記基板上に形成する上記工程は、上記トランジスタを 第1の温度以下の第2の温度で上記基板に形成するもの であることを特徴とするものである。

・【0027】本発明にかかる集積回路(請求項7)は、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、上記受動素子または能動素子がキャパシタであり、一該キャパシタの誘電体が、上記トランジスタ形成時の温度よりも高温で上記基板上に形成された、 $BaSrTiO_3$, $SrTiO_3$, またはTaOからなるものであることを特徴とするものである。

・【0028】本発明にかかる集積回路の製造方法(請求 項8)は、受動素子または能動素子と、トランジスタと を基板上に集積形成している集積回路を製造する方法に おいて、その上端に薄膜状の電極を有する上記受動素子 または能動素子を上記基板上に形成する工程と、上記受 動素子または能動素子と上記基板上とをレジストで被う 工程と、該レジストのうちの上記基板の所要の領域を被 う部分を除去して上記レジストを上記トランジスタの電 極パターンを有するようパターニングする工程と、上記 パターニングされた上記レジスト上と上記所要の領域上 とに電極材料を被着し、そののち、リフトオフにより上 記基板から上記レジストと上記レジスト上の上記電極部 材とを除去して上記所要の領域上に上記トランジスタの 電極を形成する工程と、上記リフトオフののち上記薄膜 状の電極の厚さ以上の厚さの金属部材を上記の薄い膜状 の電極上に形成する工程とを含むことを特徴とするもの である。

・【0029】本発明にかかる集積回路の製造方法(請求項9)は、上記集積回路の製造方法(請求項8)において、上記受動素子または能動素子が、その上端に薄膜状の電極を有するキャパシタであり、上記金属部材の厚さが上記薄膜状の電極の厚さ以上であり、かつ、上記キャパシタのRF損失を所定の値以下とする厚さであることを特徴とするものである。

【0030】本発明にかかる集積回路(請求項10) は、受動素子または能動素子と、トランジスタとを基板 上に集積形成している集積回路において、上記受動素子 または能動素子は、その上端に薄膜状の電極を有するも のであり、上記電極上に上記電極の厚さ以上の厚さの金 属部材が設けられていることを特徴とするものである。 ·【0031】本発明にかかる集積回路(請求項11)は、上記集積回路(請求項10)において、上記受動素子または能動素子が、その上端に薄膜状の電極を有するキャパシタであり、上記金属部材の厚さが上記薄膜状の電極の厚さ以上であり、かつ、上記キャパシタのRF損失を所定の値以下とする厚さであることを特徴とするものである。

$\cdot [0032]$

・【作用】本発明(請求項1)においては、受動素子また は能動素子と、トランジスタとを基板上に集積形成して いる集積回路を製造する方法において、高段な部分と低 段な部分とを有する上記基板を形成する工程と、上記受 動素子または能動素子を上記基板の低段な部分に形成す る工程と、上記受動素子または能動素子と上記基板上と をレジストで被う工程と、該レジストのうちの上記高段 な部分の所要の領域を被う部分を除去して上記レジスト を上記トランジスタの電極パターンを有するようパター ニングする工程と、上記パターニングされた上記レジス ト上と上記所要の領域上とに電極材料を被着し、そのの ち、リフトオフにより上記レジストと上記レジスト上の 上記電極部材とを除去して上記所要の領域の上に上記電 極を形成する工程とを含むことから、上記高段な部分と 上記低段な部分との段差の分、上記高段な部分からの上 記レジストの高さが低くなり、低くなった分、より正確 な上記電極パターンが形成される。

・【0033】本発明(請求項2)においては、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、上記基板が高段な部分と低段な部分とを有し、上記受動素子または能動素子が上記低段な部分に設けられ、上記トランジスタが上記高段な部分に設けられていることから、上記受動素子または能動素子を上記低段な部分に形成して、これと上記基板とをレジストで被い、そののち、該レジストのうちの上記高段な部分上の所要の領域を被う部分を除去して、上記しジストを上記トランジスタの電極パターンを有するようパターニングし、さらに、電極部材を上記レジストと上記所要の領域上とに被着して、上記領域に上記トランジスタの電極を形成することにより、上記レジストの上記高段な部分からの高さを、上記高段な部分と上記低段な部分との段差の分以内で小さくできる。

【0034】本発明(請求項3)においては、上記集積回路(請求項2)において、上記低段な部分からの上記受動素子または能動素子の高さが、上記低段な部分からの上記トランジスタの高さ以下であることから、上記受動素子または能動素子を上記低段な部分に形成して、これと上記基板とをレジストで被い、そののち、該レジストのうちの上記高段な部分上の所要の領域を被う部分を除去して、上記レジストを上記トランジスタの電極パターンを有するようパターニングし、さらに、電極部材を上記レジスト上と上記所要の領域上とに被着して、上記

10

領域に上記トランジスタの電極を形成することにより、 上記レジストの上記高段な部分からの高さを、形成中の 上記トランジスタの高さに応じて決めることができる。 【0035】本発明(請求項4)においては、受動素子 または能動素子と、トランジスタとを基板上に集積形成 している集積回路を製造する方法において、上記受動素 子または能動素子を上記基板上に形成する工程と、上記 受動素子または能動素子を形成したのちに上記トランジスタを上記基板上に形成する工程とを含むことから、上 記トランジスタを保護するための制約を生ずることな く、上記受動素子または能動素子を形成できる。

・【0036】本発明(請求項5)においては、上記集積 回路の製造方法(請求項4)において、上記受動素子ま たは能動素子を上記基板上に形成する上記工程は、上記 基板表面の同一領域の上に第1ないし第n(nは1以上 の任意の整数)の膜状体をこの順序で積層し、そのの ち、上記各膜状体の上記基板上の所要の領域上に形成する れた部分以外を除去して上記所要の領域上に上記受動素子または能動素子を形成するものであり、上記受動素子 または能動素子を形成したのちに上記トランジスタを 記基板上に形成する上記工程は、上記所要の領域以外の 上記基板上の領域に上記トランジスタを形成する もので、 企記基板上の領域に上記トランジスタを形成する もので、 と記受動素子または能動素子の形成中に、上記トランジスタを被うレジストを除去する必要がなくなる。

・【0037】本発明(請求項6)は、上記集積回路の製造方法(請求項4)において、上記受動素子または能動素子を上記基板上に形成する上記工程は、上記受動素子または能動素子を第1の温度で上記基板上に形成するものであり、上記受動素子または能動素子を形成したのちに上記トランジスタを上記基板上に形成する上記工程は、上記トランジスタを第1の温度以下の第2の温度で上記基板に形成するものであることから、上記受動素子または能動素子を上記第1の温度で形成しても、この温度の影響から上記トランジスタが保護される。

【0038】本発明(請求項7)においては、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、上記受動素子または能動素子がキャパシタであり、該キャパシタの誘電体が、上記トランジスタ形成時の温度よりも高温で上記基板上に形成された、BaSrTiO3, SrTiO3; またはTaOからなるものであることから、誘電体にSiNを用いる場合よりも、上記キャパシタの容量が増大する。

·【0039】本発明(請求項8)は、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路を製造する方法において、その上端に薄膜状の電極を有する上記受動素子または能動素子を上記基板上に形成する工程と、上記受動素子または能動素子と上記基板上とをレジストで被う工程と、該レジストのうちの上記基板の所要の領域を被う部分を除去して上記レジス

トを上記トランジスタの電極パターンを有するようパターニングする工程と、上記パターニングされた上記レジスト上と上記所要の領域上とに電極材料を被着し、そののち、リフトオフにより上記基板から上記レジストと上記レジスト上の上記電極部材とを除去して上記所要の領域上に上記トランジスタの電極を形成する工程と、上記リフトオフののち上記薄膜状の電極の厚さ以上の厚さの金属部材を上記の薄い膜状の電極上に形成する工程とを含むことから、上記レジストの高さは、上記薄膜状の電極の薄い分低くなり、低くなった分、より正確な上記電でパターンが形成される。

·【0040】本発明(請求項9)においては、上記集積回路の上記製造方法(請求項8)において、上記受動素子または能動素子が、その上端に薄膜状の電極を有するキャパシタであり、上記金属部材の厚さが上記薄膜状の電極の厚さ以上であり、かつ、上記キャパシタのRF損失を所定の値以下とする厚さであることから、上記レジストの高さは、上記薄膜状の電極の薄い分低くなり、また、上記金属部材によって、上記キャパシタのRF損失が十分に小さくされる。

【0041】本発明(請求項10)においては、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路において、上記受動素子または能動素子は、その上端に薄膜状の電極を有するものであり、上記電極上に上記電極の厚さ以上の厚さの金属部材が設けられていることから、上記受動素子または能動素子はして、これと上記基板とをレジストで被い、そのち、該レジストのうちの所要の領域を被う部分をやして、上記レジストを上記トランジスタの電極がターニングし、さらに、電極部材を上記レジストと上記所要の領域上とに被着したのち、上記領域に上記トランジスタの電極を形成して、上記領域に上記トランジスタの電極を形成して、た上記領域に上記トランジスタの電極を形成できる。

・【0042】本発明(請求項11)においては、上記集積回路(請求項10)において、上記受動素子または能動素子が、その上端に薄膜状の電極を有するキャバシタであり、上記金属部材の厚さが上記薄膜状の電極の厚さ以上であり、かつ、上記キャパシタのRF損失を所定のは以下とする厚さであることから、上記受動素子または能動素子を形成して、これと上記基板とをレジストではい、そののち、該レジストのうちの所要の領域を被う部分を除去して、上記レジストを上記トランジスタの電極のパターンを有するようパターニングし、さらに、電極部材を上記レジストと上記所要の領域上とに被着したのち、上記レジストと上記の要の領域上とに被着したのち、上記レジストと上記レジスト上の電極部材とをリフトオフして、上記領域に上記トランジスタの電極を形成し、そののち、上記薄膜状の電極上に上記金属部材を形成でき、また、上記受動素子または能動素子のRF損失 50

12

は、上記配線により所定の値以下になる。

 $\cdot [0043]$

・【実施例】

実施例1.以下、この発明の実施例1を図について説明する。図1、図3(i)は、実施例1の集積回路(IC)を示す断面図であり、この集積回路は、モノリシックマイクロ波集積回路(MMIC (Monolithic Micromove IC))である。そして、このモノリシックマイクロ波集積回路は、MIM (Metal-Insulator-Metal)キャパシタと化合物半導体トランジスタとを、化合物半導体(GaAs)基板上に集積形成したものである。

·【0044】図1,図3(i)において、1は上記の化合 物半導体基板 (GaAs基板)、20,21は化合物半 導体基板1に形成された基板凹部、10a, 10bはオ ーミック電極 (AuGe/Ni/Au)、11はゲート 電極 (Ti/AI/Mo) である。これらの電極と基板 凹部20とは、上述の従来例で述べたものと同じもので ある。そして、化合物半導体基板1に基板凹部21があ ることにより、化合物半導体基板1には、基板凹部21 の底面からなる低段な部分と、化合物半導体基板 1上の 基板凹部20,21の無い領域からなる高段な部分と が、存在することになる。このように、化合物半導体基 板1上の高段な部分において、ゲート電極11及び、オ ーミック電極10aとオーミック電極10bが形成され て、化合物半導体トランジスタ50が構成されている。 ・【0045】また、2は基板凹部21上に設けられた絶 縁膜(SiO膜)、3は絶縁膜2上に設けられた下部金 属(Ti/Pt)、4は、下部金属3上に設けられた誘 電体薄膜(SiN膜)、6は誘電体薄膜4の上面の一部 に設けられた上部金属 (Ti/Pt)、7は、誘電体薄 膜4の上面の一部と、上部金属6の側面と、さらに、後 述する配線金属5cの上部金属6付近の側面とに設けら れたパッシベーション膜(SiO膜)である。このよう に、下部金属3及び上部金属6と、誘電体薄膜4とによ り、MIMキャパシタ51が構成されている。そして、 このMIMキャパシタ51は、基板凹部21の底面上 に、つまり、化合物半導体基板1の低段な部分に設けら れているので、MIMキャパシタ51の上端のパッシベ ーション膜7の高さは、オーミック電極10a, 10 b, 及びゲート電極11の高さ以下となっている。な お、上部金属6の膜厚は、MIMキャパシタ51のRF 損失を十分に小さくできる厚さである。また、上部金属 6の上面の面積は、従来のモノリシックマイクロ波集積 回路に用いられるMIMキャパシタの上部金属の面積よ りも小さいものである。しかし、誘電体薄膜4の厚さ が、従来例のモノリシックマイクロ波集積回路に用いら れるMIMキャパシタ52の誘電体薄膜の厚さよりも、 十分に薄く構成されているので、MIMキャパシタ51 は、従来例のモノリシックマイクロ波集積回路のMIM キャパシタ52よりも、その容量が大きくなっている。

·【0046】ここで、基板凹部21の彫り込みの深さ を、7000オングストロームとした場合、MIMキャ パシタ51を構成する各膜の膜厚は、絶縁膜2であるS iN膜の膜厚を500オングストローム、下部金属3の Ti膜の膜厚を500オングストローム、下部金属3の Pt膜の膜厚を2500オングストローム、誘電体薄膜 4のSiN膜の膜厚を1000オングストローム、上部 金属6のTi膜の膜厚を500オングストローム、上部 金属6のPt膜の膜厚を2500オングストローム、パ ッシベーション膜7のSiO膜の膜厚を1000オング ストロームとする。つまり、MIMキャパシタ51の高 さは8500オングストロームとなり、1500オング ストローム分、MIMキャパシタ51は、化合物半導体 基板1の高段な部分の面より出ることになる。

·【0047】そして、12はパッシベーション膜(Si ON膜)であり、このパッシベーション膜12は、化合 物半導体基板1の表面の一部, 化合物半導体トランジス タ50の表面、MIMキャパシタ51の表面、及びパッ シベーション膜7の表面を被うものである。また、パッ シベーション膜12の膜厚は、その絶縁耐圧を、誘電体 20 薄膜4の絶縁耐圧より大きくするような厚さであり、且 つ、絶縁膜2の膜厚以上の大きさである。なお、55a は、パッシベーション膜12に設けられ、オーミック電 極10aの上面の一部分に位置するコンタクトホール、 55 bは、パッシベーション膜12に設けられ、オーミ ック電極10bの上面の一部分に位置するコンタクトホ ール、13bは、パッシベーション膜12に設けられ、 ゲート電極11の上面の一部分に位置するコンタクトホ ールである。さらに、56bは、パッシベーション膜 7, 12, 誘電体薄膜4に設けられ、下部金属3の上面 30 の一部分に位置するコンタクトホール、55cは、パッ シベーション膜7, 12に設けられ、上部金属6の上面 の全面に設けられたコンタクトホールである。

・【0048】また、13はその一端がコンタクトホール 13a内に設けられ、ゲート電極11に接続されている 配線金属、5 a はその一端がコンタクトホール55 a 内 に設けられ、オーミック電極10aに接続されている配 線金属、5 bはその一端がコンタクトホール 5 5 b内に 設けられ、オーミック電極10bに接続されているとと もに、他端をコンタクトホール56b内に設けられ、下 部金属3に接続されている配線金属である。さらに、5 cはその一端がコンタクトホール55c内に設けられ、 上部金属6に接続されているとともに、他端を後述する 給電層金属16に接続されている配線金属、5 d はその 一端が給電層金属16に接続されている配線金属であ る。なお、配線金属5a,5b,5c,5dは、Ti層 の上にAuの層を設けて構成されている。

・【0049】また、15はパッシベーション膜12とと もに、配線金属5a,5b,5c,5dを被うパッシベ

シベーション膜15に設けられ、配線金属5cの上面の 一部分に位置するコンタクトホール、55dはパッシベ ーション膜15に設けられ、配線金属5dの上面の一部 分に位置するコンタクトホールである。

·【0050】また、16は配線金属5cと配線金属5d とに接続されている上記した給電層金属 (Ti/Au) ・、17は給電層金属16に設けられたエアブリッジ ·(Au)である。これらの給電層金属16とエアブリッ ジ17とは、従来例のモノリシックマイクロ波集積回路 の場合と同様に、下部金属3のパターンエッジでの電界 の集中を防ぐものである。

【0051】次に、本実施例1のモノリシックマイクロ 波集積回路の製造方法について説明する。 本実施例1の モノリシックマイクロ波集積回路の製造方法では、MI Mキャパシタ51を先に作製してから、化合物半導体ト ランジスタ50を作製するようにしており、以下におい て、その詳細を図2(a)~(i)と図3(a)~(i)とに示 す各断面図を用いて説明する。

·【0052】まず、図2(a) に示すように、化合物半導 体基板にエッチングを行ない、基板凹部21が形成され た化合物半導体基板1aを形成する。例えば、基板凹部 21の深さを7000オングストロームにするならば、 化合物半導体基板に対して、酒石酸と過酸化水素水との 50:1の混合液で700秒間のエッチングを行なう。 ·【0053】そして、図2(b) に示すように、化合物半 導体基板1a上に、SiO膜、Ti膜、Pt膜、さら に、SiN膜を、この順序で連続して被着し、化合物半 導体基板1上に、絶縁膜(SiO膜)2a、下部金属膜 ·(Ti膜、/Pt膜) 3a、さらに、誘電体膜 (SiN 膜) 4 aを形成する。

·【0054】誘電体膜4aの形成後、図2(c) に示すよ うに、誘電体膜4a上の低段な部分のある領域以外に、 レジスト35を形成する。レジスト35の形成後、図2 (d) に示すように、レジスト35を設けられた化合物半 導体基板1a上に、Ti膜とPt膜とをこの順で被着し て、レジスト35上に金属膜 (Ti膜、/Pt膜) 60 を形成するとともに、誘電体膜4 a 上の上記のある領域 に上部金属(Ti膜、/Pt膜)6を形成する。金属膜 60及び上部金属6の形成後、図2(e)に示すように、 金属膜60とともにレジスト35をリフトオフして、さ らに、図2(f)に示すように、上部金属6の上面及び側 面と、絶縁膜7aの上面とに、SiO膜を被着して絶縁 膜7aを形成する。絶縁膜7aの形成後、図2(g) に示 すように、レジスト36を形成して、これから基板凹部 21に形成するMIMキャパシタ51aのパターニング を行う。MIMキャパシタ51aをパターニングしたの ち、このパターンに従って、絶縁膜7a、誘電体膜4 a、下部金属膜3a、絶縁膜2aにエッチングを行な い、そののち、レジスト36を、O2アッシャーで除去 ーション膜(SiON膜)である。なお、56cはパッ 50 する。この結果、図2(h) に示すように、基板凹部21

16

の底面上の所定の領域以外の各膜、つまり、レジスト36下以外の各膜が除去され、基板凹部21上の所定の領域にMIMキャパシタ51 aが形成される。なお、絶縁膜7aと誘電体膜4aとのエッチングは、CHF3+O2ガスを用いたRIEにより行なう。また、下部金属3のエッチングは、Arイオンのミリングで行ない、絶縁膜2aのエッチングは、絶縁膜7aと誘電体膜4aと同様の要領で行なう。

·【0055】MIMキャパシタ51aの形成後、図2 (i) に示すように、レジスト37を形成して、さらに、 この化合物半導体基板1a上とレジスト37上とに、A uGe膜、Ni膜、Au膜を、この順で順次被着する。 この結果、レジスト37上に金属膜10が形成されると ともに、レジスト37で被われていない化合物半導体基 板1a上の各領域に、オーミック電極10a、10bが 形成される。そののち、図3(a) に示すように、金属膜 10とともにレジスト37をリフトオフし、次に、オー ミック電極10a, 10bに400°C近くのシンター を行う。このとき、既に形成しているMIMキャパシタ 51aは、SiN、SiO、Ti、Ptなどの耐熱性の 20 高い物質で構成され、さらに、上部金属6及び誘電体薄 膜4bは、パッシベーション膜7bによって被われてい るので、MIMキャパシタ51aは、シンターによって 劣化することはない。

・【0056】400℃近くでのシンターののち、図3 (b) に示すように、MIMキャパシタ51aと化合物半 導体基板1a上とをレジストで被い、そののち、該レジ ストにゲートのレジストパターンを形成することによ り、レジスト38を化合物半導体基板1a上に形成す る。なお、レジスト38の上記の高段な部分からの高さ 30 は、ゲート電極11の高さよりわずかに高いものであ る。例えば、基板凹部21の彫り込みの深さを7000 オングストロームとし、MIMキャパシタ51aの高さ を8500オングストロームとした場合では、図3(c) に示す、レジスト38の化合物半導体基板1の高段な部 分からの厚みを、 $0.5 \mu m$ 程度とする。この値は、化 合物半導体基板1aにMIMキャパシタ51aが無い場 合と、同様の値であり、つまり、MIMキャパシタ51 の高さの影響を受けずに、化合物半導体トランジスタ5 0周辺のレジスト38の厚さが、決められるのである。 なお、基板凹部21の深さとMIMキャパシタ51の高 さとが、上記のような場合では、図2 (g) に示す、レジ スト36の側面と、基板凹部21の側面との間の距離 は、パターンの合わせ余裕と加工精度とを考えて1~2 umあればよい。

・【0057】レジスト38の形成後、ゲート電極11を 形成する前に、化合物半導体基板1aに等方性エッチン グを行ない、図3(c)に示す、基板凹部20を形成す る。これにより、化合物半導体基板1が形成される。化 合物半導体基板1の形成後、図3(c)に示すように、レ 50 ジスト38上と、レジスト38で被われていない化合物 半導体基板1上とに、Ti膜、Al膜、Mo膜を、この 順で順次蒸着して、レジスト38上に金属膜(Ti膜/ Al膜/Mo膜)11aを形成するとともに、基板凹部 20の底面の所要の領域上にゲート電極11を形成す る。この結果、化合物半導体基板1の高段な部分に、化 合物半導体トランジスタ50が形成される。

・【0058】ゲート電極11の形成後、図3(d) に示すように、金属膜11aとともにレジスト38をリフトオフする。リフトオフ後、図3(e) に示すように、パッシベーション膜12を、化合物半導体基板1の表面の一部分と、化合物半導体トランジスタ50の表面と、MIMキャパシタ51の表面とに被着する。

【0059】パッシベーション膜12の形成後、図3 (f) に示す、コンタクトホール13aを形成してから、 ゲート電極11に配線金属13を接続する。配線金属1 3の接続後、図3(g) に示す、コンタクトホール55 a, 55b, 56b, 55cを形成する。この結果、基 板凹部21の底面上にMIMキャパシタ51が形成される。

・【0060】これらのコンタクトホールの形成後、図3 (g) に示すように、配線金属5a,5b,5c,5dを パターン形成して、配線金属5a,5b,5c,5dを パッシベーション膜12上に設けるとともに、配線金属 5 a の一端をオーミック電極 1 0 a に接続し、配線金属 5 bの一端をオーミック電極10 bに接続し、配線金属 5 b の他端を下部金属3の一部に接続し、配線金属5 c の一端を上部金属6に接続する。各配線金属の形成後、 図3(h) に示すように、配線金属5a,5b,5c,5 d上と配線金属13上、さらに、パッシベーション膜1 2上の一部に、パッシベーション膜15aを被着する。 パッシベーション膜15aの被着後、図1. 図3(i) に 示す、コンタクトホール56c、55dをパッシベーシ ョン膜15aに形成する。これにより、パッシベーショ シ膜15が形成される。そののち、給電層金属16を、 配線金属5cと配線金属5dとに接続して、さらに、給 電層金属16上にエアブリッジ17を形成する。この結 果、実施例1のモノリシックマイクロ波集積回路が作製 される。

・【0061】上述のように、実施例1の集積回路では、 化合物半導体基板1が基板凹部21を有し、MIMキャ パシタ51が基板凹部21の底面上に設けられ、化合物 半導体トランジスタ50が、化合物半導体基板1の高段 な部分に設けられているので、化合物半導体基板1の高 段な部分からのMIMキャパシタ51の高さを、上記の 高段な部分と基板凹部21の底面との段差の分以内で小 さくできる。この結果、ゲート電極11を形成する際、 レジスト38の上記の高段な部分からの高さを低くで き、レジスト38の高さを低くできた分、レジスト38 に形成されたゲートパターンの形状を正確にでき、これ により、正確な形状のゲート電極11を正確な位置に形成できる効果がある。また、MIMキャパシタ51の代わりに、給電層金属16及びエアブリッジ17などを使用しない素子を用いる場合には、集積回路表面の突起を小さくでき、集積回路を薄型化及び小型化できる効果がある。

【0062】さらに、実施例1の集積回路では、基板凹部21の底面からのMIMキャパシタ51の高さが、基板凹部21の底面からの化合物半導体トランジスタ50の高さ以下であるので、レジスト38の上記の高段な部 10分からの高さを、MIMキャパシタ51の高さに関係なく、ゲート電極11の高さに応じて決めることができる効果がある。

・【0063】また、実施例1の集積回路の製造方法では、化合物半導体トランジスタ50を形成する前に、下部金属膜3aを形成し、下部金属膜3aに続いて上に誘電体膜4aを形成し、さらに、誘電体膜4aに続いて上部金属6を形成するので、従来例の集積回路の製造方法のように、MIMキャパシタの下部金属膜を、化合物半導体基板に被着したのちに、上記化合物半導体基板からレジストを除去したり、リフトオフ工程を行なう必要がなくなり、これにより、リフトオフ工程、レジストを除去する工程などの際の異物や酸化物が、下部金属膜3aと誘電体薄膜4との間に混入することを防止でき、この結果、異物や酸化物による絶縁破壊が抑制されるので、誘電体薄膜4の膜厚を薄くでき、MIMキャパシタ51の容量を増大でき、これにより、MIMキャパシタ51の面積を縮小できる効果がある。

・【0064】さらに、実施例1の集積回路の製造方法では、絶縁膜2a、下部金属膜3a、誘電体膜4a、上部 30 金属6、絶縁膜7aを、化合物半導体基板1a上に形成したのち、これらの膜のうちのMIMキャパシタ51の形成領域以外のものを除去して、上記形成領域内にMIMキャパシタ51を形成し、そののち、上記の各膜を除去された領域に化合物半導体トランジスタ50を形成するので、上述の図10で示す集積回路の製造方法のように、下部金属膜と誘電体膜とを続けて形成しても、化合物半導体トランジスタ50の表面のパッシベーション膜が、下部金属膜の除去する部分で被われなくなり、この結果、下部金属膜3aを除去する際の残留物が、パッシ 40 ベーション膜12上に残らなくなるので、上記残留物によって、MIMキャパシタ51に浮遊容量が発生しなくなる効果がある。

・【0065】次に、上記実施例の変形例を説明する。上記実施例の集積回路では、MIMキャパシタ51の誘電体薄膜4に、SiN膜を用いているが、SiN膜の代わりに、化合物半導体トランジスタ50を形成する温度以上の温度で化合物半導体基板上に形成される、BaSrTiO3膜やSrTiO3膜、またはTaO膜を用いて、上記MIMキャパシタ51を構成してもよい。

【0066】このような、集積回路の製造方法は、誘電体薄膜4を、化合物半導体トランジスタ50の耐熱温度以上の約600°Cで形成すること以外、上記実施例の製造方法と同様である。

【0067】このように、上記の各膜を誘電体薄膜4に用いる場合の製造方法では、上記実施例と同様に、MIMキャパシタ51を形成したのち、化合物半導体トランジスタ50を形成するので、化合物半導体トランジスタ50に、MIMキャパシタ51を形成する際の影響を与えないで済み、この結果、誘電体薄膜4を上記耐熱温度以上の温度で形成でき、誘電体薄膜4に、BaSrTiO3膜やSrTiO3膜、またはTaO膜を用いることができる効果がある。

・【0068】そして、本変形例の集積回路では、上記の通り、誘電体薄膜4を、BaSrTiO3やSrTiO3: またはTaOで構成しているので、MIMキャパシタ51の容量を飛躍的に増大できる効果がある。なお、参考として、SiNの ϵ rは約7.0であるのに対して、BaSrTiO3の ϵ rは約100である。

・【0069】また、他の変形例として、上記実施例の集積回路のMIMキャパシタ51の代わりに、薄膜抵抗や、超伝導素子のような能動素子などを用いてもよい。このように、薄膜抵抗や超伝導素子などを用いる場合でも、上述の製造方法と同じ方法で製造できるので、薄膜抵抗及び超伝導素子の容量を増大でき、薄膜抵抗または超伝導素子を小型化できる効果がある。また、正確な形状のゲート電極11を正確な位置に形成できる効果がある。

・【0070】さらに、他の変形例として、上記実施例の 集積回路のコンタクトホール55cの径を小さくして、 上部金属6の上面の一部分が、配線金属5cの一端に接 続されるようにしてもよく、この場合も、上記実施例の 場合と同様の効果がある。

・【0071】実施例2.図4,図6(f)は、実施例2の 集積回路を示す断面図であり、この集積回路は、先の実 施例1の集積回路と同様、モノリシックマイクロ波集積 回路であり、MIMキャパシタと化合物半導体トランジ スタとを、化合物半導体基板上に集積形成したものであ る。

40 ·【0072】図4,図6(f) において、実施例1及び従来例と同じ符号のものは、実施例1におけるものと同様のものである。また、6Aは上部金属であり、この上部金属6Aは、実施例1の上部金属6の膜厚を、MIMキャパシタ51Aの高さに影響を与えないように薄くしたものであり、このため、MIMキャパシタ51のRF損失を十分には、小さくできないものである。さらに、7Aは、誘電体薄膜4の上面の一部と、上部金属6Aの側面及び上面の一部と、さらに、後述する配線金属5eの上部金属6A付近の側面とに設けられたパッシペーショシ膜(SiO膜)である。そして、51Aは、上部金属

6Aを上部電極とするMIMキャパシタである。

・【0073】また、12Aはパッシペーション膜(SiON膜)であり、このパッシペーション膜12は、化合物半導体基板1bの表面の一部を被うとともに、化合物半導体トランジスタ50の表面とMIMキャパシタ51Aの表面とを被うものである。また、パッシペーション膜12Aの膜厚は、その絶縁耐圧が、誘電体薄膜4の絶縁耐圧より大きくなる厚さとなっている。

・【0074】また、55eは上部金属6Aの上面の一部分に設けられたコンタクトホール、5fは、その一端をコンタクトホール55b内に設けられ、オーミック電極10bに接続されているとともに、他端をコンタクトホール56b内に設けられ、下部金属3に接続されている配線金属である。また、5eは、その一端をコンタクトホール55e内に設けられ、上部金属6Aに接続されているとともに、他端を給電層金属16Aに接続されているとともに、他端を給電層金属16Aに接続されている配線金属である。なお、配線金属5f、5eは、Tiの層の上にAuの層を設けて構成されている。また、配線金属5eの膜厚は、MIMキャパシタ51AのRF損失を十分に小さくできる厚さである。

【0075】また、15Aは、パッシベーション膜12 Aとともに、配線金属5a, 5f, 5e, 5dを被うパッシベーション膜(SiON膜)である。さらに、16 Aは、配線金属5eと配線金属5dとに接続されている上記した給電層金属(Ti/Au)、17Aは、給電層金属16Aに設けられたエアブリッジ(Au)である。これらの給電層金属16Aとエアブリッジ17Aとは、実施例10場合と同様に、下部金属30パターンエッジでの電界の集中を防ぐものである。

・【0076】次に、実施例2のモノリシックマイクロ波集積回路の製造方法を説明する。実施例2のモノリシックマイクロ波集積回路の製造方法では、実施例1の場合と同様、MIMキャパシタを先に作製してから、化合物半導体トランジスタを作製するようになっており、以下において、その詳細を図5(a) \sim (g) と図6(a) \sim (f) とに示す各断面図を用いて説明する。

・【0077】まず、図5(a) に示すように、化合物半導体基板1c上に、SiO膜、Ti膜、Pt膜、さらに、SiN膜を、この順序で連続して被着し、化合物半導体基板1c上に、絶縁膜(SiO膜)2B、下部金属膜・(Ti膜、/Pt膜)3B、さらに、誘電体膜(SiN膜)4bを形成する。

・【0078】誘電体膜4bの形成後、図5(b)に示すように、レジスト35Aを誘電体膜4bに形成して、上部金属6Aを実施例1の上部金属6と同様の要領で、誘電体膜4b上のある領域に形成するとともに、レジスト35A上に金属膜60を形成する。そののち、金属膜60とともにレジスト35Aをリフトオフし、図5(c)に示すように、絶縁膜7Bを形成する。絶縁膜7Bの形成後、図5(d)に示すように、レジスト36Aを形成し

て、レジスト36Aのパターンに従って、絶縁膜7b、 誘電体膜4b、下部金属膜3B、絶縁膜2Bにエッチン グを行なう。この結果、化合物半導体基板1B上に、M IMキャパシタ51が形成される。

(10079) MIMキャパシタ51の形成後、図5(e) に示すように、レジスト36Aを除去したのち、図5(f),(g)と図6(a)とに示すように、実施例1と同様の要領で、化合物半導体基板1bとともに化合物半導体トランジスタ50を形成する。すなわち、MIMキャパシタ51bと化合物半導体基板1b上とをレジストで被ったのち、該レジストのゲートのレジストパターンを形成することにより、レジスト38Aを形成し、さらに、基板凹部20を形成したのちゲート電極11を形成する。

・【0080】そして、図6(b) に示すように、パッシベーション膜12Cを、化合物半導体基板1bの表面の一部分と、化合物半導体トランジスタ50の表面と、MIMキャパシタ51bの表面とに被着する。

·【0081】パッシベーション膜12Cの形成後、図6 (c) に示すように、コンタクトホール13aして、パッ シベーション膜12Bを形成するとともに、配線金属1 3を形成する。配線金属13の形成後、図6(d) に示す ように、コンタクトホール55a, 55b, 56b, 5 5 e を形成して、パッシベーション膜12Aを形成する とともに、配線金属5a,5d,5e,5fを形成す る。そののち、図 6 (e) に示すように、パッシペーショ シ膜15Bを被着し、さらに、図4, 図6(f) に示す、 コンタクトホール56c,55dをパッシベーション膜 15日に形成する。これにより、パッシベーション膜1 5 Aが形成される。そののち、給電層金属16Aを、配 線金属5 e と配線金属5 d とに接続して、さらに、給電 層金属16A上にエアブリッジ17Aを形成する。この 結果、実施例2のモノリシックマイクロ波集積回路が作 製される。

【0082】このように、上部金属6Aが、MIMキャパシタ51Aの高さに殆ど影響を与えない薄さであり、配線金属5eの膜厚が、上部金属6Aの膜厚以上であるので、化合物半導体トランジスタ50を形成する際に、MIMキャパシタ51を被うレジスト38Aの高さを、上部金属6Aを薄くした分薄くでき、これにより、レジスト38Aに形成されたゲートパターンの形状を正確なでき、この結果、正確な形状のゲート電極11を正確な位置に形成できる効果があり、また、配線金属5eが、上部金属6Aの膜厚以上であるとともに、MIMキャパシタ51AのRF損失を十分に小さくできる効果がある。

・【0083】なお、実施例2のMIMキャパシタ51A では、実施例1のMIMキャパシタ51と比べて、上部 50 金属の膜厚だけを薄くしているが、当然、上部金属以外 の各膜の膜厚も薄くしてもよい。一例を述べると、絶縁膜2の膜厚を500オングストローム、下部金属3の膜厚を2500オングストローム、誘電体薄膜4の膜厚を1000オングストローム、上部金属6Aの膜厚を500オングストローム、パッシベーション膜7Aの膜厚を500オングストロームとして、MIMキャパシタ51Aの厚みを 0.5μ mとする。このような、膜厚の膜状体を使用する場合は、MIMキャパシタ51AのRF損失を、十分に小さくするため、配線金属5eの膜厚を、2500オングストロームとする。

・【0084】また、実施例2の集積回路では、誘電体薄膜4にSiN膜を用いているが、上述の実施例1の場合と同様、誘電体薄膜4に、BaSrTiO3膜やSrTiO3膜、またはTaO膜を用いてもよく、これにより、MIMキャパシタ51の容量を増大できる効果がある。

・【0085】さらに、実施例2の集積回路では、実施例1の場合と同様、上記実施例の集積回路のMIMキャパシタ51Aの代わりに、薄膜抵抗や、超伝導素子のような能動素子などを用いてもよい。このように、薄膜抵抗20や超伝導素子などを用いる場合でも、上述の製造方法と同じ方法で製造できるので、薄膜抵抗及び超伝導素子の容量を増大でき、薄膜抵抗または超伝導素子を小型化できる効果がある。また、正確な形状のゲート電極11を正確な位置に形成できる効果がある。

・【0086】なお、上述の実施例1の集積回路においても、上部金属6の膜厚を、上部金属6Aの膜厚と同じ大きさにするとともに、配線金属5cの膜厚を、配線金属5eの膜厚と同じ大きさにしてもよい。この場合の集積回路を製造する方法は、上記実施例1で述べた方法と同場である。また、このような集積回路は、上記実施例1の集積回路と同様の効果があるとともに、上部金属6が薄くなっているので、上部金属6が薄くなった分、基板凹部21の彫り込みの深さを、小さくできる効果がある。

$\cdot [0087]$

・【発明の効果】本発明の集積回路の製造方法(請求項1)によれば、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路を製造する方法において、高段な部分と低段な部分とを有する上記基板を形成する工程と、上記受動素子または能動素子と上記基板上とをレジストで被う工程と、該レジストのうちの上記高段な部分の所要の領域を被う部分を除去して上記レジストを上記トランジスタの電極パターンを有するようパターニングする工程と、上記パターニングされた上記レジスト上と上記所要の領域上とに電極材料を被着し、そののち、リフトオフにより上記レジストと上記レジスト上の上記電極部材とを除去して上記所要の領域の上に上記電極を形成する工程とを含む50

22

ものとしたので、上記レジストの上記高段な部分からの 高さを、上記高段な部分と上記低段な部分との段差の長 さ以内で小さくでき、高さが低くなった分、上記レジス トの上記電極パターンをより正確に形成でき、この結 果、より正確な形状の上記電極をより正確な位置に形成 できる効果がある。

·【0088】本発明の集積回路(請求項2)によれば、 受動素子または能動素子と、トランジスタとを基板上に 集積形成している集積回路において、上記基板が高段な 部分と低段な部分とを有し、上記受動素子または能動素 子が上記低段な部分に設けられ、上記トランジスタが上 記高段な部分に設けられているので、上記受動素子また は能動素子を上記低段な部分に形成して、これと上記基 板とをレジストで被い、そののち、該レジストのうちの 上記髙段な部分上の所要の領域を被う部分を除去して、 上記レジストを上記トランジスタの電極パターンを有す るようパターニングし、さらに、電極部材を上記レジス ト上と上記所要の領域上とに被着して、上記領域に上記 トランジスタの電極を形成することにより、上記レジス トの上記高段な部分からの高さを、上記高段な部分と上 記低段な部分との段差の分以内で小さくでき、上記レジ ストの高さを低くできた分、上記レジストの上記電極パ ターンをより正確に形成でき、この結果、より正確な形 状の上記電極をより正確な位置に形成できる効果があ る。また、回路表面の突起を小さくして回路を薄型化で きるできる効果がある。

【0089】本発明の集積回路(請求項3)によれば、上記集積回路(請求項2)において、上記低段な部分からの上記受動素子または能動素子の高さが、上記低段な部分からの上記トランジスタの高さ以下であるので、上記受動素子または能動素子を上記低段な部分に形成して、これと上記基板とをレジストで被い、そののち、該レジストのうちの上記高段な部分上の所要の領域を被う部分を除去して、上記レジストを上記トランジスタの電極パターンを有するようパターニングし、さらに、着して、上記領域に上記トランジスタの電極を形成することができ、上記レジストの厚さを、上記トランジスタの高さに応じて決めることができ、上記レジストの上記電極パターンをより正確に形成でき、この結果、より正確な形状の上記電極をより正確な位置に形成できる効果がある。

・【0090】本発明の集積回路の製造方法(請求項4)によれば、受動素子または能動素子と、トランジスタとを基板上に集積形成している集積回路を製造する方法において、上記受動素子または能動素子を上記基板上に形成する工程と、上記受動素子または能動素子を形成したのちに上記トランジスタを上記基板上に形成する工程とを含むものとしたので、従来例の集積回路の製造方法のように、上記受動素子または能動素子の形成中に、上記

トランジスタを被うレジストを除去する必要がなくな り、これにより、上記レジストの除去の際の異物や酸化 物が、上記受動素子または能動素子の中に混入しなくな る効果がある。また、上記受動素子または能動素子を形 成する際の熱の影響を上記トランジスタに与えない効果 がある。

・【0091】本発明の集積回路の製造方法(請求項5) によれば、上記集積回路の製造方法(請求項4)におい て、上記受動素子または能動素子を上記基板上に形成す る上記工程は、上記基板表面の同一領域の上に第1ない し第n (nは1以上の任意の整数)の膜状体をこの順序 で積層し、そののち、上記各膜状体の上記基板上の所要 の領域上に形成された部分以外を除去して上記所要の領 域上に上記受動素子または能動素子を形成するものであ り、上記受動素子または能動素子を形成したのちに上記 トランジスタを上記基板上に形成する上記工程は、上記 所要の領域以外の上記基板上の領域に上記トランジスタ を形成するものであるので、従来例の集積回路の製造方 法のように、上記受動素子または能動素子の形成中に、 上記トランジスタを被うレジストを除去する必要がなく なり、この結果、レジスト除去の際の異物や酸化物が、 上記各膜状体の間に混入しなくなり、これにより、上記 受動素子または能動素子を高性能化でき、上記受動素子 または能動素子の面積を縮小化できる効果がある。ま た、上述の図10に示す集積回路の製造方法のように、 上記トランジスタを被う絶縁膜を厚くしなくても、上記 膜状体を除去する際の異物が、上記トランジスタの表面 の絶縁膜に残らなくなる効果がある。

・【0092】本発明の集積回路の製造方法(請求項6) によれば、上記集積回路の製造方法(請求項4)におい 30 て、上記受動素子または能動素子を上記基板上に形成す る上記工程は、上記受動素子または能動素子を第1の温 度で上記基板上に形成するものであり、上記受動素子ま たは能動素子を形成したのちに上記トランジスタを上記 基板上に形成する上記工程は、上記トランジスタを第1 の温度以下の第2の温度で上記基板に形成するものであ るので、上記受動素子または能動素子を構成する物質 に、BaSrTiO3, SrTiO3; またはTaOの ような、上記第1の温度以上の温度で形成されるものを 使用でき、これにより、上記受動素子または能動素子を 高性能化でき、上記受動素子または能動素子の面積を縮 小化できる効果がある。

・【0093】本発明の集積回路(請求項7)によれば、 受動素子または能動素子と、トランジスタとを基板上に 集積形成している集積回路において、上記受動素子また は能動素子がキャパシタであり、該キャパシタの誘電体 が、上記トランジスタ形成時の温度よりも高温で上記基 板上に形成された、BaSrTiO3, SrTiO3, またはTaOからなるものであるので、誘電体にSiN 24

き、これにより、上記キャパシタの面積を縮小化できる 効果がある。

・【0094】本発明の集積回路の製造方法(請求項8) によれば、受動素子または能動素子と、トランジスタと を基板上に集積形成している集積回路を製造する方法に おいて、その上端に薄膜状の電極を有する上記受動素子 または能動素子を上記基板上に形成する工程と、上記受 動素子または能動素子と上記基板上とをレジストで被う 工程と、該レジストのうちの上記基板の所要の領域を被 う部分を除去して上記レジストを上記トランジスタの電 極パターンを有するようパターニングする工程と、上記 パターニングされた上記レジスト上と上記所要の領域上 とに電極材料を被着し、そののち、リフトオフにより上 記基板から上記レジストと上記レジスト上の上記電極部 材とを除去して上記所要の領域上に上記トランジスタの 電極を形成する工程と、上記リフトオフののち上記薄膜 状の電極の厚さ以上の厚さの金属部材を上記の薄い膜状 の電極上に形成する工程とを含むものとしたので、上記 レジストの高さを上記薄膜状の電極の薄い分低くでき、 該レジストの高さを低くできた分、上記レジストの上記 電極パターンをより正確に形成でき、この結果、より正 確な形状の上記トランジスタの電極をより正確な位置に 形成できる効果がある。

・【0095】本発明の集積回路の製造方法(請求項9) によれば、上記集積回路の上記製造方法(請求項8)に おいて、上記受動素子または能動素子が、その上端に薄 膜状の電極を有するキャパシタであり、上記金属部材の 厚さが上記薄膜状の電極の厚さ以上であり、かつ、上記 キャパシタのRF損失を所定の値以下とする厚さである ので、上記レジストの高さを、上記薄膜状の電極の薄い 分低くでき、該レジストを低くできた分、上記トランジ スタの電極をより正確に形成でき、また、形成された上 記集積回路では、上記金属部材によって、形成された上 記キャパシタのRF損失を、所定の値以下にできる効果 がある。

・【0096】本発明の集積回路(請求項10)によれ ば、受動素子または能動素子と、トランジスタとを基板 上に集積形成している集積回路において、上記受動素子 または能動素子は、その上端に薄膜状の電極を有するも のであり、上記電極上に上記電極の厚さ以上の厚さの金 属部材が設けられているので、上記受動素子または能動 素子を形成して、これと上記基板とをレジストで被い、 そののち、該レジストのうちの所要の領域を被う部分を 除去して、上記レジストを上記トランジスタの電極パタ ーンを有するようパターニングし、さらに、電極部材を 上記レジスト上と上記所要の領域上とに被着したのち、 上記レジストと上記レジスト上の電極部材とをリフトオ **フして、上記領域に上記トランジスタの電極を形成し、** そののち、上記薄膜状の電極上に上記金属部材を形成す を使用する場合よりも、上記キャパシタの容量を増大で 50 ることにより、上記薄膜状の電極を薄くしている分、上

記レジストをより低くでき、これにより、上記レジスト の上記電極パターンをより正確に形成でき、この結果、 より正確な形状の上記電極をより正確な位置に形成でき る効果がある。

・【0097】本発明の集積回路(請求項11)によれ ば、上記集積回路(請求項10)において、上記受動素 子または能動素子が、その上端に薄膜状の電極を有する キャパシタであり、上記金属部材の厚さが上記薄膜状の 電極の厚さ以上であり、かつ、上記キャパシタのRF損 失を所定の値以下とする厚さであるので、上記受動素子 または能動素子を形成して、これと上記基板とをレジス トで被い、そののち、該レジストのうちの所要の領域を 被う部分を除去して、上記レジストを上記トランジスタ の電極パターンを有するようパターニングし、さらに、 電極部材を上記レジスト上と上記所要の領域上とに被着 したのち、上記レジストと上記レジスト上の電極部材と をリフトオフして、上記領域に上記トランジスタの電極 を形成し、そののち、上記薄膜状の電極上に上記金属部 材を形成することにより、上記薄膜状の電極を薄くして いる分、上記レジストをより低くでき、これにより、上 20 記レジストの上記電極パターンをより正確に形成でき、 この結果、より正確な形状の上記電極をより正確な位置 に形成できる効果があり、また、上記受動素子または能 動素子のRF損失を、所定の値以下にできる効果があ る。

- ・【図面の簡単な説明】
- ・【図1】 本発明の実施例1によるモノリシックマイクロ波集積回路の構造を示す断面図である。
- ・【図2】 本発明の実施例1によるモノリシックマイク ロ波集積回路の製造工程を示す断面図である。


- 26
- *・【図3】 図2に続く、本発明の実施例1によるモノリシックマイクロ波集積回路の製造工程を示す断面図である。
- ・【図4】 本発明の実施例2によるモノリシックマイクロ波集積回路の構造を示す断面図である。
- ・【図5】 本発明の実施例2によるモノリシックマイクロ波集積回路の製造工程を示す断面図である。
- ·【図6】 図5に続く、本発明の実施例2によるモノリシックマイクロ波集積回路の製造工程を示す断面図である。
- ·【図7】 従来例におけるモノリシックマイクロ波集積 回路の構造を示す断面図である。
- ·【図8】 従来例におけるモノリシックマイクロ波集積 回路の製造工程を示す断面図である。
- ·【図9】 図8に続く、従来例におけるモノリシックマイクロ波集積回路の製造工程を示す断面図である。
- ・【図10】 従来の製造工程の他の例を示す断面図である。

・【符号の説明】


1,1b 化合物半導体基板、2 絶縁膜、3 下部金属、4 誘電体薄膜、5a,5b,5c,5d,5e,5f 配線金属、6,6A 上部金属、7,7A パッシベーション膜、10a,10b オーシック電極、11 ゲート電極、12,12A パッシベーション膜、13 金属配線、15,15Aパッシベーション膜、16,16A 給電層金属、17,17A エアブリッジ、50 化合物半導体トランジスタ、51,51A MIMキャバシタ、55a,55b,55c,55d,55e,56b,56c コンタクトホール。

·【図2】


·【図10】



·【図1】



·【図4】



1:化合物半導体基板 2:超縁膜 3:下部金屬 4:誘電体薄膜

5a,5b,5c,5d: 配線金属 6:上部金属


7: パッシベーション膜 10a,10b: オーシック電優 11: ゲート電優 12,12A: パッシベーション膜

12,12A: バッシベーション膜 13: 金属配線 15: パッシベーション膜 16: 約電層金属 17: エアーブリッジ 50: 化合物半導体トランジスタ 51: MIMキャパシタ 55a,55b,55c,55d,58b,58c: コンタクトホール


1b: 化合物半導体基板 5e,5f: 配線金属 6A: 上部金属 7A: バッシベーション膜 12A: バッシベーション膜


12A: パッシベーション! 13: 金属配線 15A: パッシベーション 16A: 給電層金属 17A: エアーブリッジ 51A: MIMキャパシタ 55e: コンタクトホール

·【図3】





·【図5】






·【図6】







·【図7】



·[図8]



·【図9】



技術表示箇所

フロントページの続き

(51) Int. Cl. 6· 識別記号 庁内整理番号 F I

· HO1L 21/768

27/04

21/822

29/40

H 0 1 L 27/04

C.